

Maciej TWARDY², Grzegorz SUŁKOWSKI², Kazimierz WIATR^{1,2}

1. AKADEMIA GÓRNICZO-HUTNICZA, AL. MICKIEWICZA 30, 30-059 KRAKÓW

2. ACK CYFRONET AGH, UL. NAWOJKI 11, 30-950 KRAKÓW

Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall

mgr inż. Maciej TWARDY

Ukończył studia na Wydziale Elektrotechniki, Automatyki, Informatyki i Elektroniki Akademii Górniczo-Hutniczej w Krakowie. Od 2005 roku kieruje Działem Archiwizacji i Bezpieczeństwa Danych w Akademickim Centrum Komputerowym CYFRONET AGH. Jego zainteresowania związane są z szeroko pojętą informatyką oraz projektowaniem układów cyfrowych w oparciu o układy reprogramowalne.

e-mail: Maciej.Twardy@cyfronet.pl



mgr inż. Grzegorz SUŁKOWSKI

Ukończył studia na Wydziale Elektrotechniki, Automatyki, Informatyki i Elektroniki Akademii Górniczo-Hutniczej w Krakowie. Od 2006 roku jest Konstrukctorem Systemów Obliczeniowych w dziale Archiwizacji i Bezpieczeństwa Danych w Akademickim Centrum Komputerowym CYFRONET AGH. Jego zainteresowania skupiają się wokół algorytmów obliczeniowych oraz ich realizacji w układach reprogramowalnych.

e-mail: Grzegorz.Sulkowski@cyfronet.pl



prof. dr hab. inż. Kazimierz WIATR

Studia AGH Kraków (1980), dr nauk technicznych (1987), dr habilitowany (1999) i profesor (2002). Profesor zwyczajny na AGH w Krakowie oraz Dyrektor Akademickiego Centrum Komputerowego CYFRONET AGH. Prowadzone prace badawcze dotyczą systemów wizyjnych, systemów wieloprocesorowych, rekonfigurowanych systemów obliczeniowych i sprzętowych metod akceleracji obliczeń. Jest autorem trzech monografii, w tym najnowsza Akceleracja obliczeń w systemach wizyjnych wydana przez WNT w roku 2003.

email: wiatr@agh.edu.pl



1. Wstęp

Proces filtracji pakietów w module klasyfikatora sytemu Firewall dokonywany jest na podstawie informacji zawartych w nagłówkach przetwarzanych pakietów. Decyzję o akcji podejmowanej dla poszczególnych pakietów (retransmisja bądź blokowanie) klasyfikator podejmuje analizując zgodność adresów oraz portów źródłowych i docelowych, jak również typu protokołu transmisji, ze wzorcem zapisanym w definicji reguł bezpieczeństwa. Względem na specyfikę implementacji klasyfikatora w logice reprogramowalnej FPGA proces weryfikacji danych podzielony jest na dwie części: adresy sieciowe wraz z typem protokołu oraz analizę wartości portów.

Najbardziej popularną metodą klasyfikowania adresów jest wykorzystanie pamięci trójwartościowych TCAM (ang. *Ternary Content-Addressable Memory*). Wynika to ze specyficznych własności tego typu pamięci, a przede wszystkim z ich zdolności do przechowywania informacji o wartościach nieistotnych (ang. *don't care*), oznaczanych w opisach znakiem gwiazdki „*”. Taka funkcjonalność idealnie odpowiada potrzebom klasyfikatora adresów sieciowych. Definicje reguł bezpieczeństwa w części dotyczącej adresacji pakietów złożone są bowiem z dwóch elementów: 32-bitowego adresu sieciowego protokołu IP (ang. *Internet Protocol*) oraz 32-bitowej maski podsieci (ang. *Subnetwork Mask*), wyodrębniającej z adresu IP część sieciową oraz część hosta. Pamięć TCAM umożliwia zapisanie tych dwóch wartości dla poszczególnych reguł bezpieczeństwa i bardzo szybkie uzyskanie informacji o trafieniu (w przeciagu jednego cyklu zegarowego).

2. Struktura wewnętrzna klasyfikatora pakietów.

Poglądowy schemat blokowy modułu klasyfikatora pakietów przedstawiono na rys. 1. Dane niezbędne do oceny zgodności przetwarzanych pakietów z obowiązującym schematem polityki bezpieczeństwa trafiają do klasyfikatora ze specjalnych bloków pamięci ramkowej, szczegółowo opisanych w pozycji [1]. Klasyfikator jest w stanie analizować informacje pochodzące z wielu interfejsów sieciowych, przy czym sumaryczny strumień danych wynikający z ich szybkości pracy nie powinien przekraczać maksymalnej wydajności modułu. Praca wielokanałowa realizowana jest przy wykorzystaniu algorytmu karuzelowego (ang. *Round-Robin*), który cyklicznie sprawdza dostępność nowych deskryptorów bezpieczeństwa na wejściu klasyfikatora. Deskryptor bezpieczeństwa z aktywnego wejścia, udostępniany do bloku filtrów składa się z następujących elementów (pół nagłówka pakietu):

- typu protokołu sieciowego o długości 16 bitów,
- typu protokołu transportowego o długości 8 bitów,
- adresu źródłowego o długości 32 bitów,

Streszczenie

W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. *Ternary Content-Addressable Memory*). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.

Słowa kluczowe: systemy bezpieczeństwa informatycznego, układy programowalne, języki opisu sprzętu, Ethernet, firewall.

Network address filtering in a hardware Firewall security system

Abstract

This paper presents the results of practical realization of the network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first chapter introduces to packet classification subject. The second one describes packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram from fig.1. The address filter architecture (shown in fig. 2) assumed by authors is discussed in the Chapter 3. The chapter number 4 contains details concerning the TCAM cells array functionality and implementation method. The last chapter summarizes the results obtained.

The new TCAM's architecture based on RAM16X1S storage elements adopted by the authors is much more effective then commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than resources required by COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that module can analyze about 160 million packets per second.


The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.

Keywords: IT Security Systems, Programmable Logic, Hardware Description Language, Ethernet, Firewall.

- d) adresu docelowego o długości 32 bitów,
- e) numeru portu źródłowego o długości 16 bitów,
- f) numeru portu docelowego o długości 16 bitów.

Pierwsze cztery pola o łącznej długości 88 bitów trafiają do modułu filtrującego adresy oraz typ protokołu. Dwa ostatnie zaś, o łącznej długości 32 bitów, przekierowywane są do modułu filtrującego porty. Na wyjściu każdego z filtrów dostępna jest w formie binarnej niekodowanej informacja o regułach, którym odpowiada aktualnie analizowany pakiet. Ze względu na podział funkcjonalny, spowodowany specyfiką implementacji filtrów w logice reprogramowalnej FPGA, w celu otrzymania ostatecznego zestawu aktywnych reguł, konieczne jest przeprowadzenie iloczynu logicznego wektorów pochodzących z obu modułów filtrujących. Wynik iloczynu jest zamieniany w priorytetowym dekodерze „gorącej jedynki” (ang. *hot one*) na adres binarny najwyższej położonej w hierarchii trafionej reguły. Na jego podstawie z pamięci akcji odczytywana jest informacja o dalszym postępowaniu z analizowanym pakietem. W obecnej implementacji możliwe są dwa scenariusze: odrzucenie bądź akceptacja i w jej efekcie retransmisja pakietu. Równocześnie blok detektora trafienia generuje sygnał o wystąpieniu przynajmniej jednej reguły, której odpowiada analizowany pakiet. Jest on niezbędny dla funkcjonowania głównego automatu sterującego. W wypadku gdyby nie istniała ani jedna odpowiednia reguła, pakiet domyślnie ulega odrzuceniu.

Ostatecznie sygnał o zakończeniu analizy wraz z potwierdzeniem akcji trafiają z modułu klasyfikatora do bloku pamięci ramkowej. Dla pakietów zaakceptowanych rozpoczyna się wówczas procedura przesyłania danych z pamięci do interfejsu nadawczego, zaś w przypadku odrzucenia pakietu, odpowiadająca mu strona pamięci zostaje zwolniona [1].



Rys. 1. Schemat blokowy modułu klasyfikatora pakietów.
Fig. 1. Block diagram of the packet classifier.


3. Moduł filtrujący adresy sieciowe oraz typ protokołu.

Jak wspomniano we wstępie, moduł filtrujący adresy sieciowe oraz typ protokołu został zrealizowany w oparciu o pamięć trój-

wartościowe TCAM. Jego schemat blokowy przedstawiono na rys. 2. Zasadniczym elementem filtra jest matryca komórek pamięci TCAM (opisana szerzej w następnym rozdziale) uzupełniona o niezbędne elementy sterujące.

Część deskryptora bezpieczeństwa o długości 88 bitów, zawierająca informację o adresach sieciowych oraz typie protokołu, zostaje podana na wejście multiplexera bloku sterującego. Jeżeli sygnał inicjalizacji polityki bezpieczeństwa jest w niskim stanie logicznym, matryca pamięci TCAM pracuje w trybie odczytu. Na jej wejście poprzez multiplexer trafiają dane deskryptora. Z kolei na wyjściu pamięci pojawia się informacja o regułach, którym odpowiada weryfikowany pakiet. Czas trwania procesu odczytu jest typowa dla TCAM i wynosi jeden cykl zegara.

Jeżeli sygnał inicjalizacji jest w stanie wysokim, pamięć przechodzi do trybu zapisu. Wówczas na wejścia matrycy komórek podawane są z multiplexera adresy inkrementowane w zakresie od 0 do 15, służące zapisaniu wewnętrznych wartości poszczególnych komórek pamięci TCAM danymi konfiguracji odpowiadającymi definicjom poszczególnych reguł bezpieczeństwa. Na podstawie numeru reguły podawanego na wejście bloku sterującego, dekodер „gorącej jedynki” generuje sygnał zezwalający na zapis odpowiedniego wiersza. Proces zapisu definicji pojedynczej reguły zajmuje 16 cykli zegarowych.



Rys. 2. Schemat blokowy filtra adresów i typu protokołu.
Fig. 2. Block diagram of the address and protocol type filter.

4. Matryca komórek pamięci TCAM.

Ponieważ wynikowa informacja o trafionych regułach generowana jest na podstawie iloczynu wektorów pochodzących z dwóch niezależnych bloków filtrujących, niezbędne jest, aby każdy z nich dostarczał informację wyjściową w formie binarnej niekodowanej (każdej regule odpowiada dedykowane wyjście sygnałowe). Ten wymóg funkcjonalny narzuca duże ograniczenia odnośnie sposobu realizacji matrycy komórek TCAM, uniemożliwiając wykorzystanie algorytmów grupowania filtrów [2], bądź złożonych kaskad bloków LUT [3].

